chipНовый экспериментальный процессор должен сократить число циклов, требуемых для выполнения задачи, и повысить общую производительность. Для этого потребовалось добиться согласованной передачи между вычислительными ядрами и кэш-памятью. Используя мини-маршрутизаторы, исследователи разработали новый способ пересылки пакетов данных в многоядерном процессоре и увеличили внутреннюю полосу пропускания. Новый процессор предназначен для хорошо распараллеливаемых приложений, таких как финансовая аналитика и моделирование элементарных частиц. Внутренняя сеть процессора может «предвидеть» поступление пакетов данных. Большие наборы данных разбиваются на фрагменты и передаются между ядрами, имеющими собственный кэш для временного хранения данных. Если ядру требуются конкретные данные, другие ядра получают широковещательный запрос. При этом занимается часть полосы пропускания, и для решения данной проблемы исследователи использовали прямые коммуникации между ядрами и кэш-памятью, которая может «предвидеть» запросы и приоритезировать пакеты данных. Внутренняя сеть обеспечивает упорядоченный обмен данными и когерентность кэша. Передаваемые между ядрами сообщения и запросы передаются более целенаправленно, в результате снижаются непроизводительные издержки и требования к полосе пропускания. По результатам измерений, производительность 36- и 64-ядерных моделей процессоров увеличивается на 24,1% и на 12,9% по сравнению с их аналогами без внутренней сети. В 36-ядерном процессоре используются ядра архитектуры Power от Freescale Semiconductor, а изготовлен он по 45-нм процессу. Коммерческие поставки не планируются – это чисто экспериментальное изделие. В планах исследователей – изучение влияние внутренней сети  на работу процессоров с сотнями и тысячами ядер. В прошлом году Массачусетский технологический институт разработал 110-ядерный процессор с общей памятью без кэша.