Служба новостей IDG, Сан-Франциско

В 2004 году Intel изменила свои планы развития флагманских семейств микропроцессоров, отказавшись от дальнейшего наращивания частоты. Скорее всего, точно так же ей придется отказаться и от системной шины в связи с наступлением эпохи многоядерных архитектур
Стивен Павловски

По мере того, как Intel вместе со всей остальной микропроцессорной отраслью вступает в эпоху разработки многоядерных структур, ее инженеры готовятся кардинально пересмотреть архитектуру шины памяти, которая верой и правдой служила ей многие годы.

Как известно, предполагается, что многоядерная процессорная архитектура позволит преодолеть препятствия, возникающие при наращивании производительности, вследствие увеличения утечки энергии в современных микросхемах.

Однако для того, чтобы в полной мере реализовать потенциал роста производительности, обеспечиваемый несколькими процессорными ядрами, необходимо найти способ предоставить процессору достаточно данных.

Один из высокопоставленных сотрудников Intel Стивен Павловски на недавнем брифинге, посвященном стратегии корпорации в отношении многоядерных процессоров, отметил, что имеющаяся архитектура системной шины способна удовлетворить требования до четырех ядер, в зависимости от их частоты.

Однако возможно, что Intel еще до появления в 2007 году четырех?ядерных процессоров и начнет постепенно отказываться от своей традиционной архитектуры системной шины. Корпорация может либо использовать для связи центрального процессора с памятью встроенные контроллеры памяти, либо усовершенствовать архитектуру за счет дополнительной логики, которая поможет передавать данные в процессорные ядра.

В существующей архитектуре Intel системная шина связывает центральный процессор с основной памятью. Контроллер памяти, входящий в состав соответствующих чипсетов, отвечает за координацию трафика данных при его передаче из памяти в центральный процессор.

Некоторые компании, в частности AMD, Sun Microsystems и IBM, уже интегрировали контроллеры памяти в кристаллы центральных процессоров. Интегрированный контроллер памяти сокращает уровень задержки (т. е. время, требуемое для передачи порции данных от одного компонента системы другому).

По прогнозам аналитиков, Intel, в конечном итоге, должна отказаться от архитектуры системной шины просто, чтобы суметь поддерживать производительность процессоров на необходимом уровне. Решение корпорации интенсифицировать разработку своих многоядерных архитектур, как считает ведущий аналитик компании Insight 64 Натан Бруквуд, позволит рано или поздно реализовать эту концепцию. Intel планирует выпустить двух?ядерные процессоры в 2005 году, что, как предполагается, позволит сохранить архитектуру системной шины. Но четырехядерные процессоры, выпуск которых намечен на 2007 год, станут первыми, на которых будет использован единый системный интерфейс между несколькими такими процессорами.

Ранее в 2004 году корпорация объявила о намерении реализовать единую платформу для своих процессоров Xeon и Itanium с тем, чтобы производители серверов могли создавать компьютерные системы с любым из этих процессоров при сопоставимых затратах. Поскольку данное решение потребует изменения системной логики для обоих процессоров, то, как считает Бруквуд, для Intel это будет самое удачное время для реализации поддержки интегрированного контроллера памяти в процессорах серий Xeon и Itanium. Затем корпорация может сделать то же самое для своих серий настольных и мобильных решений.

Интегрированный контроллер мог бы позволить Intel увеличить производительность серверных приложений, интенсивно использующих память, и обеспечить доставку данных к нескольким ядрам, запланированным для процессоров Xeon и Itanium этого поколения. Фактически процессор Itanium образца 2007 года может иметь до восьми ядер.

Есть и иной сценарий. Intel может сохранить свою системную шину за счет добавления к процессорам так называемых модулей арбитража шины. По словам Дэна Маккэрона, ведущего аналитика компании Mercury Research, модули арбитража шины обеспечат совместное использование процессорами ресурсов, в том числе средств доступа к памяти или систем ввода/вывода.

Ряд производителей уже устанавливает подобные модули в своих многопроцессорных серверах. Многие серверы с восемью или более процессорами фактически используют группы по четыре процессора. Для Intel не составит большого труда организовать тот же тип архитектуры в процессоре с четырьмя и более ядрами.

Пока же Intel сопротивляется изменениям в своей архитектуре системной шины. Интегрированный контроллер памяти может работать только с тем стандартом памяти, для которого он был создан. Стандарты оперативной памяти меняются примерно каждые полтора года; это означает, как отметил Маккэрон, что производителям придется переориентироваться на другие процессоры, чтобы поддержать, к примеру, смену памяти DDR на память DDR2.

Кроме того, Intel несколько опасается использовать интегрированные контроллеры памяти после того, как ее последняя архитектура с интегрированным контроллером памяти не оправдала возложенных надежд. Процессор Timna для персональных компьютеров имеет интегрированный контроллер памяти, но из-за этого он может работать только с технологией памяти Rambus, которую большинство пользователей считает излишне дорогой. Вряд ли этот процессор будет пользоваться спросом, в частности потому, что RDRAM никогда не станет массовой.