Служба новостей IDG, Сан-Франциско
Производственный процесс 65 нм разрабатывается Intel в двух вариантах
Затвор транзисторов, выполненных по «маломощному» варианту процесса 65 нм, будет более толстым

Корпорация Intel готовится к переводу процесса производства микросхем на технологию следующего поколения, 65 нм. Стратегия маркетинга и проектирования, осуществлявшаяся Intel на протяжении предыдущих лет, требовала от процессоров все более высоких тактовых частот, а значит и все более высокого уровня энергопотребления. Однако чем меньше становились транзисторы, тем выше — вероятность утечки тока с них в виде тепловой энергии, что и проявилось при переходе на выпуск микросхем с размером элемента 90 нм.

В Intel запоздало осознали необходимость в контроле утечки тока путем принятия соответствующих мер на этапах проектирования и производства. Было объявлено о планах по перепроектированию процессоров исходя из потребности в снижении их энергопотребления.

По словам Марка Бора, директора по архитектуре и реализации техпроцессов Intel, корпорация существенно продвинулась в снижении утечки тока.

Однако в случае с процессорами для мобильных телефонов и других устройств, работающих от батарей, необходима еще более жесткая стратегия управления питанием. Поэтому в Intel решили разработать второй вариант процесса 65 нм, существенно снижающий уровень утечки тока.

В целом это тот же процесс, который планируется применять в изготовлении Yonah, двухъядерного варианта Pentium M. Но он предусматривает использование методик, призванных уменьшить утечку, за счет снижения скорости переключения транзистора.

В частности, Intel повысила пороговое напряжение транзисторов. Иногда 90-нанометровые транзисторы бесконтрольно активизируются малыми токами, перетекающими от истока к затвору, а повышение порогового напряжения снижает вероятность этого.

Intel также уменьшила утечку в области контакта транзистора с кремниевой основой. IBM и AMD в этих целях применяют технологию SOI (кремний-на-изоляторе). Однако в Intel использование SOI сочли экономически нецелесообразным. По словам Бора, SOI контролирует утечку на всей площади транзистора, тогда как методика Intel — только в области его контура, где происходит 90% утечки.

Затвор транзисторов, выполненных по «маломощному» варианту процесса 65 нм, будет более толстым, чем у транзисторов в процессорах Intel для серверов и ПК. Производительность транзисторов из-за этого снижается, но и одна из главных причин утечки тоже в значительной степени устраняется.

В той или иной мере все задействованные Intel методики сдерживания утечки снижают производительность процессора. Однако, как подчеркивают в корпорации, процессоры, которые будут выпускаться по данной технологии, — чипы для мобильных устройств, и не требуют высокой вычислительной мощности, необходимой процессорам для ПК и серверов.